表面贴装技术是从厚、薄膜混合电路演变发展起来的。美国是世界上最先使用SMD与 SMT的国家，并一直重视在此类电子产品中的投资。在军事装备领域，表面贴装技术发挥 了高组装密度和高可靠性能方面的优势，具有很高的水平。
1. SMT的发展阶段
在20世纪50年代，被称作扁平组件的表面贴装器件曾被用于高可靠的军用产品，它们 被认为是组装在PCB上的第一代表面组件。表面贴装技术的重要基础之一是表面贴装元 器件,SMT的发展需求和发展程度也主要受SMC/SMD发展水平的制约。为此,SMT的发展史与SMC/SMD的发展史基本是同步的,SMT发展至今,已经历了三大阶段。
(1) 第一阶段(1970-1975 年)
第一阶段以小型化作为主要目标，此时的表面贴装元器件主要用于混合集成电路，如石 英表和计算器等。在该发展阶段初期，欧洲飞利浦公司研制出可进行表面贴装的纽扣状微 型器件，供手表工业使用，这种器件已发展成现在表面贴装用的小外形(Small Outline,SO) 或小外形集成电路(SOIC)。
混合集成技术对当今SMT的发展做出了重大贡献,使混合集成工业开发的布局和焊接 技术成为当今SMT的一部分。美国在军事应用领域所做的大量开发工作也为当今SMT 奠定了基础。例如，为了缩小大数目引脚封装尺寸，军事上需要将元器件密封且所有4个边 上都有引脚，因此，在20世纪70年代就已开发出无引脚陶瓷芯片载体(Leadless Ceramic Chip Carrier 9 LCCC) o
然而,LCCC本身也存在着问题:它要求与热膨胀系数(CTE)匹配的、价格昂贵的基板， 以防止由于陶瓷部分和玻璃环氧基板间CTE的不匹配而造成的焊点断裂。在军事应用方 面，美国曾花费大量的人力、财力来开发LCCC可接受的基板，然而结果并不十分令人满意。
日本在20世纪70年代从美国引进SMD和SMT,将其应用在消费类电子产品领域，并投入巨资大力加强基础材料、基础技术和推广应用方面的研究开发工作。70年代初期，日 本开始使用方形扁平包装(QFP)的集成电路来制造计算器。QFP的引脚分布在器件的四 章 边，鸥翼形引脚的中心距仅为1 mm(40 mil)、0.8 mm(33 mil) ^0. 65 mm(25 mil)或更小，而 寒 引脚数可达几百针。
美国所研制的带引脚的塑封芯片载体(Plastic Leaded Chip Carrier,PLCC)器件的引脚 史
分布在器件的四边，引脚中心距一般为1.27 mm(50 mil),引脚呈形，PLCC占用组装面 积小，引脚不易变形。SOIC、QFP、PLCC都是塑料外壳，不是全密封器件，显然，这种器件在 很多场合满足不了使用要求。为满足军事需要,美国于20世纪70年代研制出无引脚陶瓷 芯片载体(LCCC)的全密封器件，它以分布在器件四边的金属化焊盘来代替引脚，由于 LCCC无引脚地组装在电路中，引入的寄生参数小，噪声和延时特性有明显改善。同时，陶 瓷外壳的热阻也比塑料的小，故它通用于高频、高性能和高可靠的电路。但因为它直接组装 在基板表面，没有引脚来帮助吸收应力，因而在使用过程中易造成焊点开裂。由于使用陶瓷 金属化封装,LCCC的价格要比其他类型的器件价格高，从而导致其应用受到一定的限制。 该阶段初期，SMT的水平以组装引脚中心距为1. 27 mm的SMC/SMD为标志。
(2) 第二阶段(1976〜1980年)
第二阶段的主要目标是减小电子产品的单位体积，提高电路效能，产品主要用于摄像 机、录像机、电子照相机等。在这段时间内，元器件和组装工艺以及支撑材料日渐成熟,从而 为SMT的大发展奠定了基础。
20世纪70年代流行的双列直插式封装芯片面积、封装面积之比约为1 : 80；80年代出现的芯片载体封装尺寸大幅度减小，以方形扁平封装（QFP）为例，其芯片面积、封装面积之 比约为1 : 7. 8,仍然有7〜8倍之差。从80年代开始逐渐演变到可装组0. 65 mm和0.3 mm 细引脚间距的SMC/SMD阶段。
从20世纪80年代中后期起，日本加速了 SMT在电子设备领域中的全面推广应用。仅 用了四年时间,SMT在计算机和通信设备中的应用数量增长了近30%,在传真机中增长 40%, H本很快超过了美国，在SMT方面处于世界领先地位o
欧洲各国SMT的起步较晚,但有较好的工业基础，发展十分迅速,其技术水平和整机中 SMC、SMD的使用率仅次于日本和美国。20世纪80年代以来，亚洲四小龙（新加坡、韩国、 中国香港和中国台湾）不惜投入巨资，纷纷引进先进技术，使SMT获得较快的发展。
（3）第三阶段（1981〜1995年）
第三阶段的主要目标是降低成本，大力发展组装设备，表面贴装元器件进一步微型化, 电子产品的性能价格比得到了进一步提高。当前,SMT已进入微组装、高密度组装和立体 组装技术的新阶段，以及MCM（多芯片模块）、BGA（球栅阵列）、CSP（芯片级封装）等新型表 面贴装元器件的快速发展和大量应用阶段。
SMT的快速发展，给集成电路器件的进一步微型化、高密度化开辟了应用新天地。20 世纪90年代,IC发展到了将一个系统做在一个芯片上的新阶段，与之相应的高密度封装的 任务就是要将中央处理器（Central Processing Unit,CPU）、摄录一体机之类的许多小系统 在尽可能小的体积内组装成一个大系统。而要实现更高度的封装,几十年来主宰、制约电子 组装技术发展的芯片小、封装大,这一芯片与封装的矛盾就显得尤为突出。
20世纪80年代后期开发的多芯片模块（MCM）技术，将多个裸芯片进行封装，直接组装 于同一基板并封装于同一壳体内。与一般的SMT相比，其面积为原来的1/6〜1/3,质量为 原来的1/3。特別是从电气性能方面考虑，芯片的封装必然伴随着配线和电气连接的延伸。 因此,MCM裸芯片封装还有信号延迟改善、结温下降、可靠性改进等一系列优点，是实现高 密度、微型化较理想的组装技术。但是，MCM要求质量可靠的裸芯片（Known Good Die, KGD）,且对各种形状、大小以及焊脚数不同、功能不同的KGD进行实验和老化筛选又是极 困难的，这样会由于KGD的难以保障而导致MCM成品率降低、成本提高。
同时,CSP具有其芯片面积与封装面积接近相等、可进行与常规封装IC相同的处理和 实验、可进行老化筛选、制造成本低等特点，从20世纪90年代初期开始脱颖而出。1994年, 日本各制造公司已有各种各样的CSP方案提出。1996年开始，已有小批量产品出现。另一 方面,IC集成度的增大使得同一 SMD的输入/输出（Input/Output,I/O）数（即引脚数）大 增。为了适应这种需求，在SMD表面将引脚规则地分布成栅格阵列型的SMD也从90年代 开始发展，并很快得以普及应用,其典型产品为球形栅格阵列（BGA）器件。
现阶段SMT与SMC/SMD的发展相适应，在发展和完善引脚间距0. 3 mm及其以下的 超细间距组装技术的同时,BGA和CSP等新型器件的组装技术也在迅猛发展。
由此可见，表面贴装元器件的不断缩小和变化,促进了组装技术的不断发展，而组装技 术在提高组装密度的同时,又对元器件提出了新的技术要求和配套性要求。可以说，两者是 相互依存、相互促进的。
以上是由smt贴片加工厂怡泰电子为您分享的关于东莞SMT的发展阶段的相关内容，如需了解更多PCBA加工、SMT贴片加工、COB邦定加工、插件后焊加工等贴片加工相关知识，欢迎访问怡泰电子smt技术知识栏目。
